

On the use of a Markov model for predicting the reliability of a copy-back cache

De l'utilisation d'un modèle markovien pour la prédition de la fiabilité d'une cache copy-back"

Hassanein H. Amer*

In this paper, a Markov process is used to model the effect of memory chip failures on the reliability of cache memory systems. The model takes into account the hierarchical relation between the main memory and the cache. The model serves as a tool for system designers to help make design decisions that will increase reliability and/or reduce cost. More specifically, it is shown how to modify the process in order to model different protection schemes. This capability will enable the designer to compare different designs and choose the best architectural features from the points of view of cost and reliability.

Dans cet article, une approche markovienne est utilisée pour modéliser les effets des erreurs des circuits de mémoire sur la fiabilité des systèmes de cache. Le modèle prend en compte la relation hiérarchique existant entre la mémoire principale et la mémoire cache. Il sert d'outil pour la prise de décision sur la fiabilité et le coût de conception des caches. De manière plus spécifique, nous démontrons comment le modèle peut être adapté pour étudier diverses approches de protection. Cette fonctionnalité permet au concepteur de comparer diverses solutions et de choisir la meilleure approche architecturale tant au niveau de la fiabilité que du coût d'implantation.

*Hassanein H. Amer is with the Physics Department, American University, Cairo, Egypt. E-mail: hamer@aucegypt.edu.