1995 – Volume 20 – No 1
Optical-fibre networks: Single-hop and multihop
systems
Réseau de fibre optique: système
à liaison simple et à liaisons multiples
F. Ayadi and J. F. Hayes, Department of Electrical and Computer Engineering,
Concordia University, 1455 de Maisonneuve Blvd. West, Montreal, Que. H3G 1M8,
and M. Kavehrad, Department of
Electrical Engineering, University of Ottawa, Ottawa, Ont. K1N 6N5
Pages: 5-14
Optical fibre has become the
preferred terrestrial transmission medium for telecommunications. The
single-mode fibre, which has superior transmission quality due to the absence
of modal noise and low loss, offers an enormous bandwidth, in the order of
thousands of gigahertz. Various access techniques have been proposed to tap
this bandwidth by introducing concurrency among users in the network.
Concurrency may be provided in one of three ways: 1) in wavelength or frequency
(wavelength-division multiplescing (WDM)); 2) in time (time-division multiple
access (TDMA)); 3) in wave shape (spread spectrum or code-division multiple
access (CDMA)). Using the available technology to construct optical-fibre
networks leads to the definition of two different classes of networks. The
first class contains the single-hop networks, which can use either WDM, TDMA,
or CDMA. All optical TDMA requires node synchronization to within one time
slot; at the same time the modularity of ³tell-and-go² flexibility does not
exist, rendering this approach not viable. Consequently, attention has been
focused on WDM and CDMA for single-hop networks. The second class consists of
the multihop networks, which are specially designed to achieve efficient use of
the channel bandwidth.
La fibre optique est devenue le médium de transmission préféré pour les
télécommunications terrestres. La fibre uni-mode, dont la qualité de
transmission est supérieure en vertu de l¹absence de bruit de mode et de sa
faible perte, offre une largeur de bande énorme, de l¹ordre du GHz. Différentes
techniques d¹accès ont été proposées pour tirer bénéfice de cette largeur de
bande en permettant un accès multiple du réseau par les usagers, 1) soit par
réparation en longueur d¹onde ou en fréquence (WDM), 2) ou par répartition dans
le temps (TDMA), 3) ou encore par étalement spectral ou par répartition codée
(CDMA). La technologie de réseaux de fibre optique disponible amène la
définition de deux classes de réseaux. La première classe est celle des réseaux
à liaison simple, qui peuvent être de type WDM, TDMA, ou CDMA. Le fait que les
systèmes optiques de type TDMA requièrent une synchronisation au niveau des
noeuds supérieure à un intervalle de temps et, de plus, qu¹ils n¹ont pas la
flexibilité de la transmission aléatoire les rend non viables pour cette
application. Conséquemment, c¹est sur les systèmes WDM et CDMA que l¹attention
s¹est portée pour les réseaux à liaison simple. La deuxième classe est celle
des réseaux à liaisons multiples, qui sont spécialement conçus en vue d¹une
utilisation efficace de la largeur de bande.
Digital VLSI
backpropagation networks
Réseau numériques de
rétropropagation à haut niveau d¹intégration
Howard Card, Department of Electrical and Computer
Engineering, University of Manitoba, Winnipeg, Man. R3T 5V6
Pages: 15-24
An overview is presented of
digital VLSI implementations of artificial neural networks (ANNs) configured as
multilayer perceptrons employing the backpropagation learning algorithm.
Several other network architectures and learning algorithms are also mentioned
for comparison. We focus on those implementations which employ parallel
hardware in the learning computations, not simply in the retrieval or
classification process. The treatment extends from serial and parallel
general-purpose simulators, which are simply programmed to implement these
learning algorithms, to full custom CMOS chips or neurocomputers dedicated to
one version of the learning model. Among the themes of this paper are
topologies, bit-serial communications, arithmetic systems, and trade-offs
between flexibility and performance.
Un survol des implantations numériques VLSI de réseaux neuroniques de
rétropropagation configurés en perceptrons à plusieurs couches est présenté.
Plusieurs autres architectures de réseaux et d¹algorithmes d¹apprentissage sont
également mentionnées. On s¹intéresse plus spécialement aux implantations
basées sur une architecture numérique parallèle pour les calculs
d¹apprentissage et non seulement lors de l¹accès aux connaissances ou lors de
la classification. Le survol couvre les simulateurs d¹usage général
sériels et parallèles qui sont simplement programmés pour l¹implantation des
algorithmes d¹apprentissage, et les circuits VLSI en CMOS dédiés à une version
spécifique du modèle d¹apprentissage. Les thèmes principaux de l¹article sont
la topologie, la communication série des éléments binaires, les systèmes
arithmétiques et les compromis entre la flexibilité et la performance.
Simulateur de réseaux de
neurones artificiels intégrant une supervision de leur entraînement
Artificial neural network simulator with integrated
learning supervision
François Michaud, Ruben
Gonzalez Rubio, Daniel Dalle et Steve Ward, Département de
génie électrique et de génie informatique, Université de Sherbrooke, Sherbrooke
(Québec) J1K 2R1
Pages: 25-34
Ces dernières années, la technique des Réseaux de Neurones Artificiels
(RNA) a gagné beaucoup d¹intérêt dans le domaine de l¹intelligence
artificielle. Pour l¹instant, aucune technique analytique ne permet de fixer
exactement les paramètres de conception du RNA lui assurant d¹atteindre les
performances souhaitées pour une application donnée. Le concepteur doit se
servir de son expertise et des résultats de simulation obtenus pour trouver ces
paramètres. De plus, il doit superviser le comportement du RNA en cours
d¹entraînement afin d¹y détecter des conditions défavorables. Pour aider le
concepteur dans ces itérations, les simulateurs actuels fournissent
généralement différents outils d¹analyse pouvant mettre en évidence l¹état du
RNA pendant ou après l¹entraînement. Pour notre part, nous avons conçu un
simulateur ayant la capacité de superviser directement l¹apprentissage comme le
ferait un concepteur humain. Le simulateur arrive ainsi à déterminer la présence
de situations critiques non souhaitables en cours d¹entraînement. Il fournit
aussi les résultats pertinents pour éclairer les choix de conception. Ce
simulateur est utilisé, en collaboration avec un système expert choisissant les
paramètres de conception à utiliser, pour venir automatiser le processus de
conception des RNA. Le présent article s¹intéresse particulièrement au
simulateur conçu dans cette optique.
In recent years, there has
been a growing interest in the field of Artificial Neural Networks (ANNs). But
at present, there is no rule or formula that can give adequate ANN design
parameters for a given task. To find these parameters, the developer has to
rely on his expertise, on simulation results and on analysis of the learning
behaviour of different ANN configurations. Current ANN simulators offer various
tools to assist the developer in analyzing the state of the ANN during or after
training. The ANN simulator presented in this paper supervises directly the
learning behaviour of the ANN, as the human developer does. It has the ability
to detect critical situations during the training, and it gives meaningful
results to help guide the developer in making the proper design choices. The
simulator is intended to be used in collaboration with an expert system that
will automatically choose the design parameters, in an attempt to automate the
design process of ANNS. This article is intended to present this aspect of ANN
simulator design in particular.
Effect of chip failures on cache memory systems using copy-back
Influence des pannes de
circuits intégrés sur les systèmes de mémoire à cache avec recopie
Hassanein Amer, Science Department, American
University, P.O. Box 2511, Cairo, Egypt, and Tarek El-Fayoumi, Electronics and Telecommunication Department,
Cairo University, Giza, Egypt
Pages: 35-38
In this paper, a model is
developed to calculate the degradation in the expected Read time of cache
memory systems due to memory-chip failures. The main memory update algorithm is
copy-back. The model is applied to a typical system, and it is shown that
changes in the Recovery time or the work-load have the greatest effect on the
degradation if the probability of a word being overwritten in cache is high.
Otherwise, the work-load has the greatest effect on the degradation.
Furthermore, il is found that both cache and main-memory supporting circuitry
have to be very reliable in a system with copy-back in order to reduce the
degradation in the expected Read time; in a system with write-through, only the
main-memory supporting circuitry has to be very reliable.
Cet article présente le développement d¹un modèle pour le calcul de la
dégradation du temps de lecture moyen des systèmes à mémoire cache en fonction
des pannes de circuits intégrés. L¹algorithme principal de mise à jour de la
mémoire est celui de la recopie. Le modèle est appliqué à un système typique et
les simulations démontrent que des changements sur le temps de récupération ou
sur la charge de travail ont l¹effet le plus marqué sur la dégradation des
performances lorsque la probabilité qu¹un mot soit effacé par recopie est
élevée. Autrement, c¹est la charge de travail qui a l¹effet le plus marqué. De
plus, il est démontré que la cache et le circuit de support de la mémoire centrale
doivent tous deux être très fiables dans un système avec recopie si l¹on désire
réduire la dégradation des performances sur le temps de lecture moyen. Dans un
système avec écriture transparente, seule le circuit de support de la mémoire
centrale doit être très fiable.
An adaptive pole-shifting algorithm and its
implementation for reference tracking of a dc drive using a DSP chip
Un algorithme de
déplacement des pôles et son implantation sur processeur de signal pour la
commande d¹un moteur à courant continu
A. Chandra, L.-A. Dessaint, M.
Saad and K. Al-Haddad, École de technologie supérieure,
Groupe de Recherche en
Électronique de Puissance et Commande Industrielle, 4750, avenue Henri-Julien,
Montréal (Québec) H2T 2C8
Pages: 39-48
A strategy for the design of
a single-input and single-output self-tuning controller for reference-signal
tracking is described in this paper. An existing algorithm for shifting the
closed-loop poles radially towards the origin in the z-domain for regulation
has been utilized for reference-signal tracking, by combining it with a
well-known control law. The use of a self-searching pole-shifting technique
increases the flexibility of the strategy when applied to varying operating
conditions encountered in various industrial applications. A self-tuning
controller has been implemented using a single-chip digital signal processor
(DSP). The result is a reduction of system hardware, cost and calculation time.
Cet article décrit la conception et la réalisation d¹une commande
adaptative auto-réglable pour la poursuite de trajectoire d¹un système
monovariable. Cette commande s¹inspire de la technique du déplacement des pôles
vers l¹origine du plan z, une technique déjà utilisée pour la régulation.
L¹utilisation d¹un déplacement auto-ajustable des pôles augmente la robustesse
du système face à des variations paramétriques souvent rencontrées dans les
applications industrielles. La commande adaptative a été implantée à l¹aide
d¹un processeur de signal, ce qui a résulté en une réduction du matériel, du
coût et du temps de calcul.
An improved technique for realization of
switched-capacitor filters from LC networks
Technique améliorée pour la
réalisation de filtres à condensateurs commutés à partir de réseaux LC
Y. Hu and M.
Sawan, Department of Electrical and Computer Engineering, École
Polytechnique de Montréal, P.O. Box 6079, Station A, Montreal (Quebec) H3C 3A7
Pages: 49-56
A systematic approach for the
synthesis of switched-capacitor (SC) filters is presented based on (1) the
nodal potential relation of passive doubly terminated LC networks (i.e., LC
filters), represented in matrix form using a virtual vector to express the variables;
(2) switched-capacitor fundamental blocks constructed with customary SC
integrator circuit structures. The main feature of our new technique is its
capability to realize SC filters without delay-free loops. This characteristic
improves the transfer function estimation of the active components used. This
method is well suited to the mass production of integrated SC filters using the
programmable capacitor matrix (PCM), which can result in substantial savings in
production time and costs. It is also shown that this method can be extended to
directly transforming passive all-passes to SC all-passes.
Nous présentons une approche systématique pour la synthèse de filtres à
condensateurs commutés (Switched-Capacitor Filters (SCFs)). Cette
approche est basée sur les deux aspects suivants: (1) Ia relation des tensions
de noeuds de réseaux LC passifs (filtres LC), représentés en format matriciel à
l¹aide de vecteurs virtuels pour exprimer les variables; (2) des blocs
fondamentaux de SCFs construits par des circuits ayant les structures des
intégrateurs à condensateurs commutés. L¹avantage de notre nouvelle technique
est la génération d¹un SCF sans boucles à délai-libre. Cela permet d¹estimer la
fonction de transfert du composant actif utilisé. Cette méthode est désirable
pour la production de masse de SCFs monolithiques en utilisant la matrice de
condensateurs programmables, laquelle implique une économie importante de temps
et de coût de production. Notre méthode peut aussi transformer les filtres
passe-tout passifs en des SCFs passe-tout.
1995 – Volume 20 – No 2
Adaptive digital linearization of RF power amplifiers
Linéarisation adaptative
numérique d¹amplificateurs de puissance RF
Anit Lohtia, Paul A. Goud 07~i Colin G.
Englefield, TR Labs and Department of Electrical Engineering, University of
Alberta, Edmonton, Alta. T6G 2G7
Pages: 65-72
The performance of an
adaptive digital technique for the linearization of RF power amplifiers is
investigated. Cubic spline interpolation is used to estimate the amplifier¹s
AM-AM and AM-PM characteristics. Using the computed characteristic
coefficients, the baseband input signal is appropriately predistorted to
compensate for the amplifier nonlinearity. This method has significantly better
suppression of the intermodulation products than other predistortion
techniques. The out-of-band power emission is also significantly reduced. The
performance of baseband predistortion linearization techniques is adversely
affected by modulator and demodulator impairments. A digital correction
technique is presented to compensate for these imperfections. In this
technique, part of the RF signal is fed to an envelope detector. The detector
output and the baseband signal are used to estimate the impairment values, using
the Newton-Raphson method. The estimated impairment values are then used to
compensate for the modulator/demodulator impairments. Spurious signals can be
suppressed by more than 30 dB using this technique.
Cet article traite de la performance d¹une technique adaptative
numérique pour la linéansation d¹amplificateurs de puissance RF. Une
interpolation spline cubique est utilisée pour estimer les caractéristiques
AM-AM et AM-PM de l¹amplificateur. A partir des coefficients calculés, le
signal d¹entrée en bande de base est prédistorsionné en vue de compenser la
non-linéarité de l¹amplificateur. Cette méthode résulte en une suppression
significativement meilleure des produits d¹intermodulation que d¹autres
techniques de prédistorsion, et la puissance émise hors bande est également
réduite de manière significative. La performance des techniques de
linéarisation par prédistorsion en bande de base est affectée par les
imperfections du modulateur et du démodulateur, et une technique de correction
numérique est présentée pour leur compensation, dans laquelle une partie du
signal RF est envoyée à un détecteur d¹enveloppe. La sortie du détecteur et le
signal en bande de base sont utilisés pour estimer la valeur des imperfections
avec la méthode Newton.Raphson, et pour compenser les imperfections du
modulateur/démodulateur. Le niveau des signaux non-désirés peut être réduit de
plus de 30 dB,
VLSI array processors for linear-phase FIR filters
Processeurs matriciels VLSI
pour l¹implantation de filtres à phase linéaire à réponse impulsionnelle finie
Esam Abdel-Raheem, Fayez
El-Guibaly and Andreas Antoniou, Department
of Electrical and Computer Engineering, University of Victoria, P.O. Box 3055,
Victoria, B.C. V8W 3P6
Pages: 73-78
Array processor
implementations are obtained for linear-phase FIR filters. Three structures are
reported in which the inputs are pipelined and/or broadcast and the outputs are
pipelined. A novel structure is obtained in which the outputs are localized in separate
processing elements. A comparison among the resulting structures is performed
based on the processing rate, the latency, and the communication overhead
perspectives. A new fixed-point array-multiplier design is then presented. The
new processor can perform an add-multiply-accumulate operation in the same time
as a simple multiplier. It increases the speed of operation without incurring
extra silicon area or introducing extra latency to the system.
Cet article présente des réalisations matricielles de filtres à phase
linéaire à réponse impulsionnelle finie. Trois structures sont présentées pour
lesquelles les entrées sont configurées soit en pipeline, soit en transmission,
et pour lesquelles les sorties sont en pipeline. Un arrangement original est obtenu
pour lequel les sorties sont disponibles sur des éléments de traitement
séparés. Ces structures sont comparées aux structures existantes sur la base du
taux de traitement, du temps de latence et du coût de communication. Ensuite,
une nouvelle architecture de multiplicateur en matrice à notation point fixe
est présentée. Ce processeur peut effectuer une opération de type
³addition-multiplication-accumulation² dans le même temps qu¹un simple
multiplicateur conventionnel, ce qui permet un accroissement de la vitesse
d¹opération sans exiger d¹espace supplémentaire de silicon et sans introduire
de latence additionnelle dans le système.
Optimized dc motor output in a photovoltaic system
Optimisation de la sortie
d¹un moteur dc dans un système photo-voltaïque
Yuan Yao and Raymond S.
Ramshaw, Department of Electrical
& Computer Engineering, University of Waterloo, Waterloo, Ont. N2L 3G1
Pages: 79-84
Dc motor drives normally
operate from independent sources. Speed-control strategies are based on the
premise of a constant-voltage source. A photovoltaic array provides a
nonconstant voltage, especially if maximum power point tracking is employed to
optimize the return of a high capital-cost investment. This situation requires
different control strategies to adjust the motor¹s characteristics, both to
allow maximum power transfer from the source and to operate the motor at
maximum efficiency. This problem is addressed and resolved in this paper for
separately-excited dc motors. A further advantage with optimal control is a
significant reduction of motor stresses.
Les moteurs dc opèrent normalement à partir de sources indépendantes.
Les stratégies de commande de vitesse sont basées sur la prémisse d¹une source
de tension constante. Un réseau photo-voltaïque fournit une tension
non-constante particulièrement si on adopte une politique de puissance pointe
maximum afin d¹optimiser le retour sur l¹investissement en capital. Cette
situation requiert des stratégies de commande différentes afin d¹ajuster les
caractéristiques du moteur à la fois pour permettre un transfert de puissance
maximum de la source et pour opérer le moteur à son efficacité maximum. Ce
problème est étudié et résolu dans cet article pour le cas de moteurs dc à
excitation séparée. Un avantage additionnel de cette commande optimale est une
réduction significative du stress supporté par le moteur.
Modelling the interaction of multiple small
harmonic current sources in an isolated power distribution system
Modélisation de
l¹interaction de sources de courant d¹harmoniques faibles et multiples dans un
réseau de distribution de puissance isolé
R. Hudson, A.Y. Chikhani, G. Ferland and D.R. Smith, Department of Electrical and Computer
Engineering, Royal Military College of Canada, Kingston, Ont. K7K 5L0, and M. M .A. Salama, Department of Electrical and
Computer Engineering, University of Waterloo, Waterloo, Ont. N2L 3G1
Pages: 85-90
Given the growing number of
interactive nonlinear loads in power distribution systems, some techniques to
monitor the spread of harmonics through the system need to be developed. This
paper examines the nature of harmonics in a naval power distribution system and
develops a harmonic model using the CYMHARMO package to monitor current sources
and the interaction that can occur in the Canadian Patrol Frigate (CPF) power
distribution system. The results indicate that a significant level of harmonics
can exist in the CPF system due to 43 identified harmonic current sources. The
presence of any capacitive loads will only serve to increase the level of
distortion if resonance occurs. With shipboard testing to confirm equipment
loading and identify capacitive elements, the model will be a useful tool for
naval engineers to examine and modify the CPF system.
Avec la croissance du nombre de charges non-linéaires interactives dans
les systèmes de distribution de puissance, des techniques de surveillance des
harmoniques à travers les systèmes ont besoin d¹être développées. Cet article
examine la nature des harmoniques dans un système de distribution sur les
navires et développe un modèle d¹harmoniques utilisant le progiciel CYMHARMO
pour surveiller les sources de courant et l¹interaction qui peut avoir lieu
dans le système de puissance des Frégates de la Marine Canadienne (FMC). Les
résultats indiquent qu¹un niveau significatif d¹harmoniques peut exister dans
le système des FMC à cause des 43 sources de courant d¹harmoniques identifiées.
La présence de charge capacitive peut amplifier le niveau de distorsion s¹il y
a une résonance. Avec des tests complémentaires et des mesures sur les navires,
le modèle sera un outil utile pour examiner et modifier le système de puissance
des navires (FMC).
Classifying cereal grains using backpropagation and
cascade correlation networks
Classification des grains
de céréales basée sur un réseau de rétropropagation et de corrélation en
cascade
Brion Dolenko*, Howard Card, Michael Neuman and Edward Shwedyk, Department of Electrical and
Computer Engineering, University of Manitoba, Winnipeg, Man. R3T 5V6
*Present address: Institute for Biodiagnostics,
National Research Council of Canada, 435 Ellice Ave., Winnipeg, Man. R3B 1Y6
Pages: 91-95
This paper presents backpropagation-
and cascade correlation-trained artificial neural networks for cereal grain
classification. In comparison with a Gaussian classification technique, the
neural networks deliver higher classification accuracy and are more attractive
for implementation in automated grain inspection systems.
Cet article présente des réseaux neuroniques de rétropropagation et de
corrélation en cascade pour la classification de grains de céréales. Comparés
aux approches de classification gaussiennes, les réseaux neuroniques présentent
une plus grande précision de classification et sont plus aptes à être implantés
dans une installation d¹inspection automatique.
1995 – Volume 20 – No 3
MENTour: An algorithm for designing reliable high-speed data
networks
MENTour: un algorithme pour
la conception de réseaux fiables et à haute vitesse
Robert S. Cahn, TJ. Watson Research Center, P.O.
Box 704, Yorktown Heights, NY 10598, U.S.A.
Pages: 101-104
Interactive design is a
foundation of a new generation of design tools, such as INTREPID and NETDA/2. Interactive design
requires that low-complexity algorithms be able to design realistic networks in
minutes or seconds. The MENTOR algorithm has complexity 0(n2) and is suitable to a wide variety of networks.
However, if link speeds are much greater than the size of requirements, this
algorithm builds networks which are tree-like. The typical design consists of a
spanning tree with a few additional links and is generally too sparse to be
reliable. Brute-force augmentation of these designs is reliable but too costly.
The MENTour design has complexity 0(n2) + 0(bk), where n is
the number of sites, b is the
number of backbone sites and 3 ¾ k ¾ 4. It provides
high-quality designs which are almost always two-connected. Experience has
shown the best of these designs to be only a few per cent more costly than the
best MENTOR designs.
La conception interactive est le fondement d¹une nouvelle génération
d¹outils de conception, tels qu¹INTREPID
et NETDA/2. La conception interactive requiert que des algorithmes de
faible complexité soient capables de concevoir des réseaux réalistes en
quelques minutes ou en quelques secondes. L¹algorithme MENTOR a une complexité
d¹ordre 0(n2) et il est approprié pour une vaste gamme de réseaux.
Cependant, si les vitesses de lien sont beaucoup plus grandes que ce qui est
requis par les spécifications, cet algorithme construit des réseaux en forme
d¹arbre. La conception typique consiste en un arbre étendu avec quelques liens
supplémentaires et ce dernier est généralement trop clairsemé pour être fiable.
L¹augmentation par la force brute de ces conceptions est fiable mais trop
coûteuse. La conception avec MENTour possède une complexité d¹ordre 0(n2)
+ 0(bk),
où
n est le nombre de sites, b est le nombre de sites de
soutien et 3 ¾ k ¾ 4. Cet algorithme
donne des conceptions de haute qualité qui ont presque toujours une
connectivité de 2. L¹expérience a démontré que les meilleures conceptions
utilisant cet outil ne sont que quelques pour-cents plus coûteuses que les
meilleures conceptions utilisant MENTOR.
Traffic modelling and design methodologies for
broadband networks
Modélisation et méthodes de
conception pour les réseaux à large bande
Ioannis Lambadaris, Michael
Devetsikiotis, A. Roger Kaye, M. Riyaz Ismail, C. Michael Sharon, Voujian Fang and Changcheng Huang, Department of Systems and
Computer Engineering, Carleton University, 1125 Colonel By Drive, Ottawa, Ont.
K1S 5B6
Pages: 105-116
Designers of modern
high-speed complex networks, such as frame relay (FR) and ATM, face three
principal areas of difficulty: the need to ensure accurate and efficient
traffic modelling; the large number of combinations of control parameter
settings that is available; and the rarity of some events which contribute to
Quality of Service measures, resulting in a high cost of simulation. This paper
shows how designers can evaluate and design such networks without making
oversimplified assumptions. We review some of the relevant techniques and show
how they can be used separately or in combination. We use the
transform-expand-sample (TES) modelling technique to synthesize traffic based
on measured autocorrelation and marginal probability distribution of the real
traffic traces. For longer time-dependent models we use self-similar methods.
For evaluating extremely low overflow probabilities for queues driven by bursty
traffic, we show how we have applied importance sampling techniques to reduce
simulation run times by several orders of magnitude. To cope with the large
numbers of parameters, we use factorial experimental design to identify the
most significant parameters and then to find near-optimal values for them by
means of mean field annealing. Throughout the paper we give examples based on
variable-bit-rate video traffic (MPEG-2 and H.261) in FR and ATM networks.
Les concepteurs de réseaux complexes et à haute vitesse, tels que le
relais de trame et le système ATM, font face à trois principales difficultés:
la nécessité d¹une modélisation précise et efficace du trafic, le très grand
nombre de combinaisons de valeurs pour les paramètres de contrôle et la rareté
de certains événements qui contribuent aux mesures de qualité de service, ce
qui entraîne des coûts élevés de simulation. Cet article montre comment les
concepteurs peuvent évaluer et concevoir de tels réseaux sans faire des
suppositions qui soient trop simplificatrices. Nous passons en revue
quelques-unes des techniques pertinentes et montrons comment elles peuvent être
utilisées séparément ou en combinaison. Nous utilisons la technique de
modélisation Transformation-Expansion-Échantillonnage pour synthétiser le
trafic en se basant sur des mesures d¹autocorrélation et de distribution de
probabilité marginale de traces réelles de trafic. Pour de plus longs modèles
dépendant du temps, nous utilisons des méthodes auto-similaires. Pour évaluer
des probabilités de débordement extrêmement faibles pour des files d¹attente
alimentées par du trafic arrivant par paquet, nous montrons comment nous avons
appliqué les techniques d¹échantillonnage pondéré pour réduire les temps de
simulations de plusieurs ordres de grandeur. Pour tenir compte du grand nombre
de paramètres, nous avons utilisé des techniques d¹analyse factorielle afin
d¹identifier les paramètres les plus significatifs, pour ensuite trouver leur
valeurs quasi-optimales par une techniques de recuit du champ moyen. Nous
donnons des exemples basés sur le trafic vidéo VBR (MPEG-2 et H.261) dans des
réseaux par relais de trame et de réseaux ATM.
QUARTS: A test-bed for dynamic routing over ATM
networks
QUARTS: un outil de test
pour le routage dynamique sur des réseaux ATM
Changming Liu, H.T. Mouftah and M. Sivabalan, Department of Electrical and Computer
Engineering, Queen Œs University, Kingston, Ont., K7L 3N6
Pages: 117-129
How a path is selected for a
call from its source to its destination is one of the key design issues in ATM
networks. A routing test-bed is essential to understand a routing
(path-selection) algorithm¹s dynamic behaviour and evaluate its performance.
Such a test-bed, called QUARTS, has been built to design routing protocols over
ATM networks. QUARTS is a discrete-event-driven test-bed. In QUARTS, a physical
ATM network is decomposed into various functional modules; i.e., switch, link,
end-system and routing modules. Using these modules as building blocks, one can
construct any arbitrary network topology. Through a friendly and efficient
graphical user interface of QUARTS, the network configuration and simulation
can be easily manipulated. A comprehensive description of the test-bed is
presented in this paper along with some simulation results from its use in the
development of connection admission control algorithms for efficient dynamic
routing over ATM networks.
La façon dont un chemin est sélectionné pour un appel provenant de sa
source jusqu¹à sa destination est l¹un des éléments clé dans la conception des
réseaux ATM. Un outil de test est essentiel pour comprendre le comportement
dynamique d¹un algorithme de sélection des chemins et pour évaluer la
performance de ce dernier. Un tel outil, appelé QUARTS, a été construit pour la
conception de protocoles de routage sur les réseaux ATM. Dana QUARTS, un réseau
ATM physique est décomposé en plusieurs modules fonctionnels: sélecteur, lien,
système de fin et routage. En utilisant ces modules comme bloc de base, toute
topologie arbitraire de réseau peut être construite. Grâce à l¹interface
graphique conviviale et efficace de QUARTS, il est facile de manipuler et de
simuler la configuration d¹un réseau. Une description détaillée de l¹outil de
test est présentée dans cet article, en plus de quelques résultats de
simulation provenant de son utilisation dans le cadre du développement
d¹algorithme de contrôle de l¹admission des connexions pour un routage
dynamique efficace sur les réseaux ATM.
REMSIM: A resource management simulator for ATM
networks
REMSIM: un simulateur de
gestion de ressources pour réseaux ATM
S. Yazid and H .T. Mouftah, Department of Electrical and Computer Engineering,
Queen¹s University, Kingston, Ont. K7L 3N6
Pages: 121-126
Fast Resource Management
(FRM) has been recommended as one of the mechanisms to control ATM traffic. In
this work we present a simulator to analyze the performance of FRM systems. The
simulator is based on a library of queuing routines written in C language. It
is flexible and can easily be upgraded to include new features. The accuracy of
this simulator is verified by an analytical method.
La gestion rapide de ressources (FRM) a été recommandée comme un des
mécanismes à utiliser pour contrôler les réseaux ATM. Nous présentons dans cet
article un simulateur pour analyser la performance de systèmes FRM. Le
simulateur est basé sur une librairie de routines de file d¹attente écrites en
langage C. Il est flexible et peut être facilement amélioré pour y inclure des
possibilités additionnelles. L¹exactitude de ce simulateur est vérifiée
analytiquement.
Analysis of routing
policies in broad-band networks
Analyse de politiques de
routage dans les réseaux à large bande
Anurag Maunder*, Ammar RayesÝ, and Paul S. Min* (*Department of Electrical
Engineering, Washington University, P.O. Box 1127, St. Louis, Mo. 63130-4899,
U.S.A.; Ý Room RRC-4A -1013, 444 Hoes Lane, Beilcore, Piscataway NJ. 08854,
U.S.A.)
Pages: 127-138
This paper derives sequential
routing, random alternate routing, least-loaded routing, and minimum cost
routing policies for multirate, multipoint broadband networks. These
routing policies are obtained by generalizing similar schemes used in
circuit-switched networks. Fixed-point performance evaluation algorithms are
developed and numerical studies are performed to compare the routing policies
in networks of different size and traffic conditions. The routing policies are
further extended to the multipoint environment, wherein relative performance
and the issues relating to implementation are discussed.
Cet article dérive des politiques de routage séquentiel, de routage
aléatoire alternatif, de routage à charge minimale, et de routage à coût
minimum pour des réseaux à large bande multi-taux et multi-points. Ces
politiques de routage sont obtenues en généralisant des procédures similaires
utilisées en commutation par circuit. On développe des algorithmes d¹évaluation
de performance pour des réseaux à points fixes et on conduit des analyses
numériques pour comparer les politiques de routage dans des réseaux à dimensions
et conditions de trafic différentes. Les politiques de routage sont étendues à l¹environnement
multi-points, pour lequel on discute de performance relative et de questions
relatives à leur mise en oeuvre.
Optimized design of ring-based survivable networks
Design optimum de réseaux
en anneau à haute survivabilité
W. D. Grover1, J.B.
Slevinsky2 and M.H. MacGregor1, TRLabs, #800 Park
Plaza, 10611 98 Ave. Edmonton, Alta. T5K 2P7
Pages: 139-150
We describe an original
method for the automated synthesis of transport network designs based on
multiple SONET self-healing rings. A heuristic procedure is based on insights
about the trade-off between capacity efficiency and traffic capture efficiency of
ring sets to find a minimum-cost composite design. Test cases show designs that
range from nearly optimal capacity efficiency to nearly optimal traffic
capture, depending on the relative costs of transmission capacity and costs for
ring-to-ring transition interfaces. The proposed approach may be used directly
to produce complete multi-ring designs, or in an automated ³ring proposer²
context to be integrated with existing ring-planning tools. Results from a
real-world long-haul network design involving a total of 141 self-healing rings
are presented.
Nous décrivons une méthode originale pour la synthèse automatique de
projets de réseaux, basée sur de multiples anneaux SONET à auto-récupération.
Une procédure heuristique est basée sur une recherche intuitive des compromis à
rechercher entre l¹efficacité en termes de capacité et de capture de trafic
pour un design à coût minimum. Des cas test montrent des designs allant d¹une
efficacité de capacité à une efficacité de capture de trafic quasi-optimales,
selon le coût relatif de la capacité de transmission versus celui des
interfaces pour les transitions d¹anneau à anneau. L¹approche proposée peut
être utilisée directement pour produire des designs multi-anneaux complets, ou
dans le contexte d¹un «projecteur d¹anneau" automatisé à intégrer à des
outils existants de planification d¹anneaux. Des résultats pour le design d¹un
réseau longue distance réel impliquant un total de 141 anneaux à
auto-récupération sont présentés.
Multilayer network analysis
tool
Un outil d¹analyse pour un
réseau multi-couche
D. Vercauteren and P. Demeester, Department of Information Technology,
University of Gent/IMEC, Sint-Pietersnieuw Straat 41, 9000 Gent, Belgium, J. Luystermans and E - Houtrelle, BELGACOM, Dep. TP/CPLINAT, Belgacom
Towers (16T085), E. Jacqmain loan 171, 1210 Brussels, Belgium
Pages: 151-158
As the demand for
high-quality broad-band services emerges, the reliability of the asynchronous
transfer mode (ATM) network providing these services and the underlying SDH
(SONET) network transporting the ATM traffic is an important performance
parameter which should be taken into account when planning and designing the
network. In this paper a prototype of a multilayer network analysis tool is
presented for the evaluation of network availability. The tool calculates
network survivability metrics in the various layers of a network, yielding
results which can be used to assess the reliability of a planned network.
À mesure que la demande pour des services à large bande de haute qualité
émerge, la fiabilité du réseau ATM fournissant ces services de même que du
réseau sous-jacent SDH (SONET) transportant le trafic ATM est un paramètre de
performance important dont on devrait tenir compte dans la planification et la
conception du réseau. Dans cet article, on présente un prototype d¹outil
d¹analyse d¹un réseau multi-couche pour l¹évaluation de la fiabilité du réseau.
Cet outil calcule des métriques de survivabilité dans les différentes couches
d¹un réseau, qui peuvent être utilisées pour évaluer la fiabilité d¹un réseau
projeté.
1995 – Volume 20 – No 4
New methods for contour detection and automatic
thresholding
Nouvelles approches pour la
détection de contours et le seuillage automatique
S. O. Belkasim, Department of Electrical
Engineering, Garyounis University, Benghazi, Libya, M. Shridhar and M. Ahmadi, Department of Electrical Engineering, University of
Windsor, Windsor, Ont. N9B 3P4
Pages: 165-172
This paper presents two new
approaches for optimum thresholding of gray-level images. The first algorithm
utilizes an iterative thresholding scheme in conjunction with a golden-section
optimization technique to determine the optimum threshold that maximizes the
number of contours and the number of pixels in the contours. The second
algorithm uses the same optimization technique to determine the optimum
threshold that maximizes the average perimeter of the scene image.
Cet article présente deux nouvelles approches pour le seuillage optimal
des images à niveaux de gris. Le premier algorithme utilise une approche par
seuillage itératif combinée à une technique d¹optimisation de type «
golden-section " pour déterminer la valeur du seuil optimisant le nombre
de contours et le nombre de pixels formant ces contours. Le second algorithme
utilise la même technique d¹optimisation pour déterminer la valeur du seuil
optimisant le périmètre moyen dans l¹image.
Tray-shape effect in a computational model of microwave
heating
Effet de la forme du panier
dans un modèle numérique de l¹échauffement micro-onde
A. M. Chu ng and K.G. Balmain, Department of Electrical and Computer Engineering, University
of Toronto, JOKing¹s College Road, Toronto, Ont. M5S 1A4
Pages: 173-178
For microwave heating of
lossy dielectric in a metal tray, the shape of the tray is shown to play an
important role in the way power is dissipated. Wire-grid cubic cells loaded
with RC circuits are used to model dielectric-fitted square and circular trays,
and a method-of-moments technique is used to solve for the currents, under
excitation from a nearby antenna. The difference in power distribution between
the two shapes is examined using three values of loss tangent. The study,
carried out under two different excitations, indicates that circular trays
produce more uniform distributions of dissipated power.
On démontre que, pour le chauffage micro-onde d¹éléments diélectriques à
perte, la forme du panier métallique joue un rôle important dans la façon dont
la puissance est dissipée. Des cellules de maillage cubiques chargées avec des
circuits RC sont utilisées pour modéliser des paniers carrés et circulaires
remplis de diélectrique, et une technique basée sur la Méthode des Moments est
employée pour trouver la distribution des courants sous excitation d¹une
antenne proche. On examine la différence dans la répartition de puissance entre
les deux formes en utilisant trois valeurs de la tangente de perte, L¹étude,
conduite pour deux excitations différentes, indique que les paniers circulaires
produisent des répartitions plus uniformes de la puissance dissipée.
Synthèse adaptative du
diagramme de rayonnement d¹une antenne-réseau
Adaptive synthesis of antenna-array directivity
pattern
Annabelle Malécot et Dominic Grenier, Département
de génie électrique, Université LavaI, Québec (Québec) GJK 7P4, E-mail:
dgrenier@gel.ulaval.ca
Pages: 179-186
Cet article propose une méthode pour réaliser la synthèse d¹un diagramme
de rayonnement pour tout type d¹antenne-réseau aussi bien dans un plan que dans
l¹espace. L¹algorithme présenté fait appel à la simulation numérique d¹un grand
nombre de signaux interférents autour du réseau et de quelques signaux utiles,
dont la direction et la puissance sont directement reliées aux caractéristiques
des lobes principaux désirés. Il utilise l¹information fournie par la matrice
de covariance des signaux reçus, jumelée aux techniques d¹adaptation. La
synthèse dans le plan ou dans l¹espace s¹effectue avec le même algorithme de
base.
A new approach to directivity-pattern
synthesis of an antenna array is presented. A variety of methods have been used
in this field, but the new algorithm allows plane or 3D synthesis for all
configurations of arrays. The algorithm proceeds with the simulation of
numerous interference signals and a few desired signals incident to the array.
The direction and power of desired signals correspond to the characteristics
required for the main lobes. Moreover, the algorithm uses the information
provided by the received signals covariance matrix in addition to adaptive
techniques.
Une nouvelle méthode pour
l¹identification des paramètres de la machine asynchrone: Essais et simulations
A novel method for identification of parameters in
induction machines: Experiments and simulations
N. Khenfer, A. Faidallah et A.
Rezzoug, GREEN CNRS UA: 1438 Nancy 1, Faculté des sciences, B.P. 239, 54506
Vandoeuvre, France
Pages: 187-192
Nous proposons d¹effectuer une estimation des éléments du schéma
équivalent d¹une machine asynchrone à partir de relevés expérimentaux effectués
en régimes dynamiques. Nous utilisons la méthode du modèle qui permet de
trouver les paramètres à partir de la minimisation de l¹erreur entre les
grandeurs de sortie d¹un processus réel et celles provenant d¹un modèle
mathématique. La méthode d¹optimisation présentée est celle de Marquardt, qui
est une combinaison de la méthode du gradient (qui converge lentement) et de la
méthode de Newton-Raphson, qui converge plus vite quand le vecteur initial de
paramètres est bien choisi. Le modèle de la machine étant régi par un système
d¹équations différentielles non linéaires, le traitement du régime dynamique
n¹est possible que parus calcul numérique. Compte tenu du nombre élevé de
paramètres à estimer, l¹identification est faite en deux temps. On procède dans
un premier temps à l¹identification des paramètres électriques en se servant de
la vitesse enregistrée expérimentalement. Ils sont alors utilisés pour
déterminer les paramètres mécaniques. Une simulation du système dans les mêmes
conditions que dans les essais montre l¹efficacité de la méthode.
Determining the elements of
the equivalent scheme of an induction machine is not trivial. Knowing that the
values of the parameters change with the operating point, we can only find an
optimal set which is suitable to describe the dynamic behaviour of the machine.
The calculations of the vector elements of the parameters are made using
optimization methods. Some of these slowly converge white others diverge if the
initial vector is far from the solution. Marquardt¹s method does not present
these disadvantages. Taking into account some realistic constraints, we apply
this method here in order to find electrical and mechanical parameters during
the starting phase of an induction machine. Results of experiments and
simulations are favourably compared.
Étude comparative de
différentes topologies de convertisseurs à résonance
Comparison of resonant
converter topologies
J.M. Cyr, K. Al-Haddad, L.-A.
Dessaint, M. Saad, École de technologie supérieure, Département de génie électrique,
Groupe de recherche en électronique de puissance et commande industrielle
(GRÉPC), 4750, Henri-Julien, Montréal (Québec) H2T 2C8 et V. Rajagopalan, Université
du Québec à Trois-Rivières, Département d¹ingénierie, C.P. 500, Trois-Rivières
(Québec) G9A 5H7
Pages: 193-201
Dans cet article, nous présentons une étude comparative de différentes
topologies de convertisseurs à résonance, fonctionnant au-dessus de la
fréquence de résonance propre du circuit oscillant. Les convertisseurs étudiés
Sont les deux structures de base (le convertisseur à résonance série (CRS) et
le convertisseur à résonance parallèle (CRP)) et le convertisseur à résonance
série parallèle à filtre capacitif (CRSPFC). Pour chacune des structures, les
équations d¹état de chacune des séquences de fonctionnement sont formulés et
des résultats théoriques et expérimentaux sont fournis comme objet de comparaison.
La dernière partie est consacrée au dimensionnement d¹un module de 1 kW pour
chacune des structures.
In this article we present a
comparison of resonant converters operating above the resonant frequency of the
oscillating circuit. The converters under consideration are the two basic
structures (the series resonant converter and the parallel resonant converter)
as well as the series parallel resonant converter with capacitive filter. For
each of these structures, the slate equations of each operating sequence are
formulated and theoretical and experimental results are presented for
comparison. We conclude by outlining a l-kW module for each structure.